diff --git a/04-complex-electronic-devices-developing.tex b/04-complex-electronic-devices-developing.tex
index 2a7b58d..6862ae5 100644
--- a/04-complex-electronic-devices-developing.tex
+++ b/04-complex-electronic-devices-developing.tex
@@ -595,7 +595,6 @@ $N=8$, $SNR=49,7dB$. реальный может быть 48,1 или 47,1 (пе
\paragraph{АЦП параллельного преобразования}
Flash-ADC
-
\begin{figure}[H]
\centering
\fontsize{12}{1}\selectfont
@@ -613,61 +612,133 @@ Flash-ADC
ЦАП делать проще. проблем с реализацией логики никогда не было, регистр последовательного приближения даже выпускался отдельной схемой.
с ЦАП даём опорное на компаратор, 10000000 это половина шкалы, сравниваем, далее компаратор говорит больше или меньше, 8 итераций, и регистр выдаёт сигнал данные готовы.
-(1)
+\begin{figure}[H]
+ \centering
+ \fontsize{12}{1}\selectfont
+ \includesvg[scale=1.01]{pics/04-cedd-00-1-seq-zoom.svg}
+\end{figure}
Ушли от резисторов, пришли к конденсаторной логике (C-DAC). Компаратор линейный, нелинейности будут формироваться ЦАПоп, разрядность 10-12 бит, скорость до 1мгц. Самое важное, что мы занимаем место.
+Основные используемые элементы
+\begin{itemize}
+\item транзисторы с тремя схемами включения
+\item усилитель
+\item дифференциальный усилитель
+\item токовое зеркало
+\item двухтактный выходной каскад
+\item ячейка гильберта (умножитель)
+\end{itemize}
+
+\begin{figure}[H]
+ \centering
+ \fontsize{12}{1}\selectfont
+ \includesvg[scale=1.01]{pics/04-cedd-00-2-diff-us.svg}
+ \caption{Усилитель и дифференциальный усилитель}
+\end{figure}
+
Стоимость микросхемы определяется размером кремниевого камня (поэтому борятся за минимизацию).
\paragraph{АЦП с интерполяцией}
Interpolation ADC Один из самых актуальных классов АЦП на сегодня
-(3)
+\begin{figure}[H]
+ \centering
+ \fontsize{12}{1}\selectfont
+ \includesvg[scale=1.01]{pics/04-cedd-00-3-common.svg}
+\end{figure}
+
Колическтво защёлок в компараторах не изменить, а усилители возможно
-(4)
+\begin{figure}[H]
+ \centering
+ \fontsize{12}{1}\selectfont
+ \includesvg[scale=1.01]{pics/04-cedd-00-4-interpol.svg}
+\end{figure}
+
К=2 фактор интерполяции, нужные уровни интерполируем на резисторах, больше 4 не делают потому что резистор не идеальный элемент и формирует нелинейности, дргуих особых минусов нет.
\paragraph{Folding ADC}
АЦП со сворачиванием
-(5)
+\begin{figure}[H]
+ \centering
+ \fontsize{12}{1}\selectfont
+ \includesvg[scale=1.01]{pics/04-cedd-00-5-folding.svg}
+\end{figure}
+
старшие преобразуются напрямую 3 или 4 бита. младшие передаются на folding усилитель.
-(6)
+\begin{figure}[H]
+ \centering
+ \fontsize{12}{1}\selectfont
+ \includesvg[scale=1.01]{pics/04-cedd-00-6-folding-idea.svg}
+\end{figure}
+
то есть входной сигнал сворачивается в один и тот же диапазон, и нам нужно много меньше компараторов, выигрыш в 8 раз. Реализовано на дифференциальных усилителях и верной коммутации их нагрузок. За счёт небольшой аналоговой обработки компараторы переиспользуются.
-(7)
+\begin{figure}[H]
+ \centering
+ \fontsize{12}{1}\selectfont
+ \includesvg[scale=1.01]{pics/04-cedd-00-7-cross.svg}
+\end{figure}
+
прямые подключаются только по нечётным, накрест - чётные. получается точный сигнал мы получим только с первого резистора, иногда только его и берут, это zero-crossing.
\paragraph{folding and interpolating ADC}
-(8)
+\begin{figure}[H]
+ \centering
+ \fontsize{12}{1}\selectfont
+ \includesvg[scale=1.01]{pics/04-cedd-00-8-MagAmp.svg}
+\end{figure}
+
проблемы с линейностью остаются. фактически все высокоскоростные АЦП сделаны так, потому что это на основе параллельного преобразования.
\paragraph{Time interleaving}
АЦП со временным перемежением.
Параллельно включаем несколько АЦП и на выходе мультплексируем.
-(9)
+\begin{figure}[H]
+ \centering
+ \fontsize{12}{1}\selectfont
+ \includesvg[scale=1.01]{pics/04-cedd-00-9-multiplexing.svg}
+\end{figure}
+
В лоб засинхронизировать не получится, если работать только по фронтам то надо в 4 раза быстрее, нужно фазировать.
-(10)
+\begin{figure}[H]
+ \centering
+ \fontsize{12}{1}\selectfont
+ \includesvg[scale=1.01]{pics/04-cedd-00-10-timing.svg}
+\end{figure}
+
Ошибки у АЦП с перемежением
\begin{itemize}
-\item смещения (11) разные нули
-\item усиления (12)
-\item временные (13) джиттер, приведёт к амплитудной ошибке
+\item смещения \includesvg[scale=1.01]{pics/04-cedd-00-11-diffzero.svg} разные нули
+\item усиления \includesvg[scale=1.01]{pics/04-cedd-00-12-diffamp.svg}
+\item временные \includesvg[scale=1.01]{pics/04-cedd-00-13-jitter.svg} джиттер, приведёт к амплитудной ошибке
\end{itemize}
\subsection{Конвейерные АЦП}
Pipeline ADC
-
-(14)
+\begin{figure}[H]
+ \centering
+ \fontsize{12}{1}\selectfont
+ \includesvg[scale=1.01]{pics/04-cedd-00-14-seq.svg}
+\end{figure}
Десятки (до сотен МГц) 1024 компаратора против 48 компараторов. На порядок снижается потребление. Набегают погрешности АЦП и ЦАП. Для некоторых задач может быть критичным, что существует конвейерная задержка.
\subsection{Сигма-дельта}
$\Sigma-\Delta ADC$
-(15)
+\begin{figure}[H]
+ \centering
+ \fontsize{12}{1}\selectfont
+ \includesvg[scale=1.01]{pics/04-cedd-00-15-sigdel.svg}
+\end{figure}
Сумматор или вычитатель можно реализовать на вычитающем опреационном усилителе, интегратор это тоже ОУ, компаратор
-(16)
+\begin{figure}[H]
+ \centering
+ \fontsize{12}{1}\selectfont
+ \includesvg[scale=1.01]{pics/04-cedd-00-16-dac.svg}
+\end{figure}
$$SNR = 6,02N+1,76dB = 7,78$$
@@ -679,18 +750,32 @@ $$SNR = 6,02N+1,76dB = 7,78$$
принципиально отсутствует нелинейность.
-(17)
+\begin{figure}[H]
+ \centering
+ \fontsize{12}{1}\selectfont
+ \includesvg[scale=1.01]{pics/04-cedd-00-17-second.svg}
+\end{figure}
ДСМ второго порядка
За счёт обратной связи происходит перенос спектра шума.
\section{Методы построения ЦАП}
Максимально быстродействующий -- параллельный.
-(18)
+\begin{figure}[H]
+ \centering
+ \fontsize{12}{1}\selectfont
+ \includesvg[scale=1.01]{pics/04-cedd-00-18-parallel.svg}
+\end{figure}
+
основная задача задать пороги источников тока, они формируют дифференциальную нелинейность
\subsection{Сигма-Дельта ЦАП}
-(19)
+\begin{figure}[H]
+ \centering
+ \fontsize{12}{1}\selectfont
+ \includesvg[scale=1.01]{pics/04-cedd-00-18-ds-dac.svg}
+\end{figure}
+
@@ -698,10 +783,3 @@ $$SNR = 6,02N+1,76dB = 7,78$$
осциллограф с режимом стробоскопа. логический анализатор с функцией вычисления и последовательными протоколами
-(2)
-транзисторы с тремя схемами включения
-усилитель
-дифференциальный усилитель
-токовое зеркало
-двухтактный выходной каскад
-ячейка гильберта (умножитель)
diff --git a/pics/04-cedd-00-1-seq-zoom.svg b/pics/04-cedd-00-1-seq-zoom.svg
new file mode 100644
index 0000000..7ff4a6d
--- /dev/null
+++ b/pics/04-cedd-00-1-seq-zoom.svg
@@ -0,0 +1,479 @@
+
+
diff --git a/pics/04-cedd-00-10-timing.svg b/pics/04-cedd-00-10-timing.svg
new file mode 100644
index 0000000..58f1cc1
--- /dev/null
+++ b/pics/04-cedd-00-10-timing.svg
@@ -0,0 +1,321 @@
+
+
diff --git a/pics/04-cedd-00-11-diffzero.svg b/pics/04-cedd-00-11-diffzero.svg
new file mode 100644
index 0000000..3704af4
--- /dev/null
+++ b/pics/04-cedd-00-11-diffzero.svg
@@ -0,0 +1,308 @@
+
+
diff --git a/pics/04-cedd-00-12-diffamp.svg b/pics/04-cedd-00-12-diffamp.svg
new file mode 100644
index 0000000..4ce36f5
--- /dev/null
+++ b/pics/04-cedd-00-12-diffamp.svg
@@ -0,0 +1,331 @@
+
+
diff --git a/pics/04-cedd-00-13-jitter.svg b/pics/04-cedd-00-13-jitter.svg
new file mode 100644
index 0000000..48476e2
--- /dev/null
+++ b/pics/04-cedd-00-13-jitter.svg
@@ -0,0 +1,353 @@
+
+
diff --git a/pics/04-cedd-00-14-seq.svg b/pics/04-cedd-00-14-seq.svg
new file mode 100644
index 0000000..bb5e5af
--- /dev/null
+++ b/pics/04-cedd-00-14-seq.svg
@@ -0,0 +1,686 @@
+
+
diff --git a/pics/04-cedd-00-15-sigdel.svg b/pics/04-cedd-00-15-sigdel.svg
new file mode 100644
index 0000000..8b6f328
--- /dev/null
+++ b/pics/04-cedd-00-15-sigdel.svg
@@ -0,0 +1,866 @@
+
+
diff --git a/pics/04-cedd-00-16-dac.svg b/pics/04-cedd-00-16-dac.svg
new file mode 100644
index 0000000..684cb2d
--- /dev/null
+++ b/pics/04-cedd-00-16-dac.svg
@@ -0,0 +1,517 @@
+
+
diff --git a/pics/04-cedd-00-17-second.svg b/pics/04-cedd-00-17-second.svg
new file mode 100644
index 0000000..4ad1e38
--- /dev/null
+++ b/pics/04-cedd-00-17-second.svg
@@ -0,0 +1,705 @@
+
+
diff --git a/pics/04-cedd-00-18-ds-dac.svg b/pics/04-cedd-00-18-ds-dac.svg
new file mode 100644
index 0000000..5a65014
--- /dev/null
+++ b/pics/04-cedd-00-18-ds-dac.svg
@@ -0,0 +1,697 @@
+
+
diff --git a/pics/04-cedd-00-18-parallel.svg b/pics/04-cedd-00-18-parallel.svg
new file mode 100644
index 0000000..957d43d
--- /dev/null
+++ b/pics/04-cedd-00-18-parallel.svg
@@ -0,0 +1,872 @@
+
+
diff --git a/pics/04-cedd-00-2-diff-us.svg b/pics/04-cedd-00-2-diff-us.svg
new file mode 100644
index 0000000..bd1d54e
--- /dev/null
+++ b/pics/04-cedd-00-2-diff-us.svg
@@ -0,0 +1,480 @@
+
+
diff --git a/pics/04-cedd-00-3-common.svg b/pics/04-cedd-00-3-common.svg
new file mode 100644
index 0000000..8d103d3
--- /dev/null
+++ b/pics/04-cedd-00-3-common.svg
@@ -0,0 +1,341 @@
+
+
diff --git a/pics/04-cedd-00-4-interpol.svg b/pics/04-cedd-00-4-interpol.svg
new file mode 100644
index 0000000..dac53f5
--- /dev/null
+++ b/pics/04-cedd-00-4-interpol.svg
@@ -0,0 +1,477 @@
+
+
diff --git a/pics/04-cedd-00-5-folding.svg b/pics/04-cedd-00-5-folding.svg
new file mode 100644
index 0000000..11a7a33
--- /dev/null
+++ b/pics/04-cedd-00-5-folding.svg
@@ -0,0 +1,472 @@
+
+
diff --git a/pics/04-cedd-00-6-folding-idea.svg b/pics/04-cedd-00-6-folding-idea.svg
new file mode 100644
index 0000000..499b17f
--- /dev/null
+++ b/pics/04-cedd-00-6-folding-idea.svg
@@ -0,0 +1,572 @@
+
+
diff --git a/pics/04-cedd-00-7-cross.svg b/pics/04-cedd-00-7-cross.svg
new file mode 100644
index 0000000..93c2b2b
--- /dev/null
+++ b/pics/04-cedd-00-7-cross.svg
@@ -0,0 +1,437 @@
+
+
diff --git a/pics/04-cedd-00-8-MagAmp.svg b/pics/04-cedd-00-8-MagAmp.svg
new file mode 100644
index 0000000..66429b1
--- /dev/null
+++ b/pics/04-cedd-00-8-MagAmp.svg
@@ -0,0 +1,527 @@
+
+
diff --git a/pics/04-cedd-00-9-multiplexing.svg b/pics/04-cedd-00-9-multiplexing.svg
new file mode 100644
index 0000000..c75de7d
--- /dev/null
+++ b/pics/04-cedd-00-9-multiplexing.svg
@@ -0,0 +1,356 @@
+
+